芯片设计
职位1：资深SOC设计工程师/经理
岗位职责：
1. 根据系统和应用需求完成AIoT SOC芯片的架构定义和功能设计；
2. 完成SOC芯片功能模块的集成，包括CPU、总线、外设、模拟IP及通用接口等；
3. 完成SOC顶层模块（时钟/复位/电源管理/管脚复用）的设计；
4. 完成Lint/CDC/功耗分析等前端流程；
5. 配合验证工程师和系统工程师等进行相关的验证和调试；
6. 配合实现工程师和后端工程师完成芯片实现的全流程。
任职要求：
1. 微电子/EE/等相关专业本科以上学历，3年以上数字设计经验；
2. 熟悉数字电路设计，熟练掌握verilog/system verilog；
3. 熟悉AMBA总线协议及一个或多个高速外设IP，如DDR，USB等；
4. 熟悉低功耗设计，以及基于UPF/CPF的低功耗设计流程；
5. 熟悉综合/SDC、形式验证、DFT、封装、模拟/IO其中一项或多项者优先；
6. 熟悉后端实现流程、有多次成功流片、量产经验者优先。
职位2：(高级/主管)SOC设计工程师（图像视频方向）
岗位职责：
1. 负责AIoT芯片中视频子系统的设计和IP集成/定制；
2. 配合SOC架构师完成视频子系统架构设计；
3. 完成视频子系统内IP集成及定制功能的开发；
4. 完成RTL coding，SDC，CDC，Lint 检查；
5. 配合实现，DFT和后端工程师完成其工作。
任职要求：
1. 微电子/EE/CS等相关专业本科以上学历，2-5年数字设计经验；
2. 熟悉数字电路设计,熟练掌握verilog/system verilog；
3. 熟悉以下任意一项或多项者优先:
a) 熟悉Video/JPEG CODEC, H.264/H.265协议；
b) 熟悉ISP, 熟悉主流Camera Sensor；
c) 熟悉mipi协议。
职位3：(高级/主管)SOC/ASIC验证工程师
岗位职责：
1. 参与人工智能芯片IP级(片上或片间高速互联/先进存储/可编程处理核心/数据处理引擎/系统管理单元等)或SOC级功能验证；
2. 与IC设计工程师沟通，参与所负责的IP或SOC验证功能点分解和验证计划制定，并撰写相应的测试计划；
3. 基于UVM验证方法学，参与所负责IP或SOC级别的仿真验证环境搭建；
4. 使用SystemVerlog和 C/C++语言开发测试向量并进行回归测试；
5. 参与计划及实施各种覆盖率分析。
任职要求：
1. 本科或以上学历，微电子、电子、计算机等相关专业优先；
2. 熟悉SystemVerilog/C/C++，并有实际使用经验；熟悉或了解UVM验证方法学者优先；
3. 了解集成电路设计、验证流程，有实际项目实习经验者优先；
4. 针对可编程处理核心验证相关职位，熟悉计算机体系结构和典型处理器指令集，如 RISC-V / ARM / MIPS 者特别优先；
5. 有脚本语言开发经验者优先，包括 perl, python, tcl, makefile等；
6. 熟练使用Unix/Linux工作环境者优先；
7. 积极主动，有责任心；学习能力强，有钻研精神；沟通顺畅，团队合作意识好。
职位4：(高级)数字芯片设计工程师（DFT方向）
岗位职责：
1. 参与芯片DFT架构和方案设计，负责完成芯片block/TOP level的DFT(MBIST/ATPG/BSD)相关工作，并保证按时高质量交付完成；
2. 完成芯片DFT相关时序约束文件的产生，协助后端进行相关时序的收敛和功耗收敛；
3. 承芯片DFT的pattern产生，并进行前仿和后仿验证；
4. 撰写芯片DFT相关的设计文档和测试文档；
5. 配合OP部门进行CP/FT测试程序的开发调试和故障诊断，良率提升；
6. 进行DFT流程的研究和优化，以及维护和优化自动化设计平台。
任职要求：
1. 通信、电子、计算机等相关专业本科及以上学历，3年以上DFT相关工作经验最优；
2. 熟练掌握Verilog / Tcl / Perl / python等相关脚本语言；
3. 熟练掌握DFT(MBIST/ATPG/BSD)相关EDA（如Mentor/Synopsys）工具；
4. 熟悉DFT诊断及良率分析经验者优先；
5. 具备大规模SOC芯片Full Chip DFT 经验者优先；
6. 具备良好的沟通能力和团队合作精神。
职位5：(高级)FPGA工程师
岗位职责：
1. 负责FPGA原型验证，交付模块和系统级FPGA验证环境；
2. 完成ASIC到FPGA原型平台代码移植，验证，集成，综合布线时序收敛等流程；
3. 制定FPGA验证计划并完成FPGA SOC平台的软件测试验证；
4. 完成EDA仿真和硬件平台的调试工作。
任职要求：
1. 本科及以上学历，集成电路、微电子、计算机、通信等相关专业；
2. 2年以上工作经验，有FPGA开发、测试、调试经验，熟悉RTL设计；
3. 具有Synplify、Vivado、Quartus和仿真工具使用经验，以及逻辑分析仪、示波器等测试仪器使用经验；
4. 熟悉嵌入式系统调试工具和嵌入式软件调试方法；
5. 熟悉USB、MIPI、Ethernet等常见接口IP，或者CODEC、ISP、DSP等加速器中一种或几种调试；
6. 熟练掌握Tcl、Perl、Makefile等常用脚本语言；
7. 具备良好的沟通和团队合作能力，有自驱力。
职位6：(高级/主管)IP验证工程师(CPU、NPU方向)
岗位职责：
1. 参与CPU、NPU IP的功能验证；
2. 与IC设计工程师沟通，参与所负责的验证功能点分解和验证计划制定，并撰写相应的测试计划；
3. 基于UVM验证方法学，参与所负责仿真验证环境搭建；
4. 使用SystemVerlog和 C/C++语言开发测试向量并进行回归测试；
5. 参与计划及实施各种覆盖率分析。
任职要求：
1. 本科或以上学历，微电子、电子、计算机等相关专业优先；
2. 熟悉SystemVerilog/C/C++，并有实际使用经验；熟悉或了解UVM验证方法学者优先；
3. 熟悉计算机体系结构和典型处理器指令集，如 RISC-V / ARM / MIPS 者特别优先；
4. 熟悉AI算法、AI加速器架构者特别优先；
5. 有脚本语言开发经验者优先，包括 perl, python, tcl, makefile等；
6. 熟练使用Unix/Linux工作环境者优先；
7. 积极主动，有责任心；学习能力强，有钻研精神；沟通顺畅，团队合作意识好。
职位7：(高级/主管)处理器设计工程师（CPU方向）
岗位职责：
1. 参与CPU、DSP处理器微架构定义；
2. 负责CPU、DSP处理器性能分析；
3. 完成处理器子模块RTL coding；
4. 完成SDC攥写，CDC，Lint 检查；
5. 配合实现，DFT和后端工程师完成其工作。
任职要求：
1. 微电子/EE/CS等相关专业本科以上学历，2-5年数字设计经验；
2. 熟悉数字电路设计,熟练掌握verilog/system verilog或chisel；
3. 熟悉计算机体系结构，有ARM/RISC-V处理器架构、设计经验者优先；
4. 熟悉CPU编译器、工具链者优先。
职位8：(高级/主管)处理器设计工程师（NPU、CV方向）
岗位职责：
1. 参与NPU、视觉处理器微架构定义；
2. 负责NPU、视觉处理器性能分析；
3. 完成处理器子模块RTL coding；
4. 完成SDC攥写，CDC，Lint 检查；
5. 配合实现，DFT和后端工程师完成其工作。
任职要求：
1. 微电子/EE/CS等相关专业本科以上学历，2-5年数字设计经验；
2. 熟悉数字电路设计,熟练掌握verilog/system verilog；
3. 熟悉计算机体系结构，有NPU、视觉处理器架构、设计经验者优先；
4. 熟悉主流神经网络算法,熟悉CV算法、熟悉OpenCV者优先；
5. 熟悉c/c++, python，tensorflow/pytorch/onnx/caffe者优先。
职位9：(高级)ISP算法工程师
岗位职责：
1. 行业前沿ISP算法评测研究；
2. ISP算法matlab/C开发优化及实现；
3. 与ASIC设计人员对接，完成ISP算法的ASIC实现；
4. ISP相关参数调试优化。
任职要求：
1. 数字信号处理及图像处理相关专业，硕士以上学历；
2. 深厚的数字图像处理理论基础，3年以上ISP算法开发经验；
3. 了解行业前沿的ISP算法，对sensor成像原理，ISP处理流程及数字滤波器有深入研究，对2D/3D降噪，AE/AF/AWB，gamma校正，demosaic，锐化，对比度增强，WDR/HDR至少一个有实现经验；
4. 具备前沿ISP算法突破性开发能力；
5. 良好的Matlab，Simulink，C编程能力；
6. 对ISP算法的ASIC实现有一定程度的了解；
7. 思维敏捷，主动性强，团队合作能力优秀。
职位10：(高级)ISP调试工程师
岗位职责：
1. 负责产品IQ 效果调试和交付；
2. 解决产品相关的主客观调试IQ问题 。
任职要求：
1. 熟悉ISP pipeline，了解AE/AWB/LENS/CCM/Gamma/NR等调试经验和实现原理；
2. 对ISP IQ 调试主观和实验室调试标定流程和标准熟悉，且了解相关的行业基本标准和测试工具的使用；
3. 对各种场景下的3A缺陷调试有一定的解决经验，能熟练各种缺陷定位方法和工具；
4. 熟悉主流的图像处理平台，如海思、高通、MTK、安霸等；熟练使用图像调试工具；
5. 熟悉matlab，simulink优先；
6. 熟悉FPGA调试优先。
职位11：(高级)芯片后端设计经理
岗位职责：
1. 负责后端设计团队的管理及项目管理；
2. 负责建立及维护从逻辑综合到物理验证的全流程及开发环境；
3. 负责芯片后端层次化设计的规划、实现，包括顶层布局规划、电源网络规划、模块划分、时钟树规划；顶层时序收敛；
4. 带领模块设计工程师完成全芯片的设计实现；
5. 负责与Foundry及IP供应商的技术沟通，完成Tape-out的相关工作。
任职要求：
1. 有40nm及以下层次化设计经验；
2. 层次化设计中，有顶层的设计经验；
3. 熟悉后端 层次化设计流程及相关EDA工具；
4. 熟悉层次化设计的时钟树综合、静态时序分析、时序收敛；
5. 了解功耗分析及电源网络分析；
6. 熟悉工艺规则，熟练掌握物理验证及修正；
7. 熟悉Perl/Python，Tcl脚本编程；
8. 熟练运用EDA工具，有Innovus，Calibre，Star-RCXT，RedHawk，Virtuoso等工具使用经验者优先；
9. 有一定的项目管理经验及相关团队管理经验；
10. 电子、微电子或相关专业，硕士 7年以上相关设计经验。
职位12：(高级/主管)芯片后端设计工程师
岗位职责：
1. 负责芯片设计布局规划、布局布线；
2. 时序收敛；
3. 物理验证；
任职要求：
1. 有55nm及以下工艺节点后端经验；有28nm一下经验者优先；
2. 熟悉后端设计工具及流程；
3. 熟悉时钟树综合、静态时序分析、时序收敛；
4. 了解功耗分析及电源网络分析；
5. 熟悉工艺规则，熟练掌握物理验证及修正；
6. 熟悉Perl，Tcl脚本编程；
7. 熟练运用EDA工具，有Innovus，Calibre，Star-RCXT，Virtuoso等工具使用经验者优先；
8. 硕士2年，或学士3年以上相关设计经验。
